Il prossimo collo di bottiglia dell’intelligenza artificiale: perché anche i migliori chip prodotti negli Stati Uniti fanno un viaggio di andata e ritorno a Taiwan

Un passaggio sottovalutato nel processo di produzione dei chip è destinato a diventare il prossimo collo di bottiglia per l’intelligenza artificiale.

Ogni microchip utilizzato per alimentare l’intelligenza artificiale deve essere inserito in un {hardware} in grado di interagire con il mondo esterno. Ma al momento, quasi tutta questa fase di produzione di chip, nota come packaging avanzato, avviene in Asia e la capacità scarseggia.

Ora è al centro della scena come Taiwan Semiconductor Manufacturing Co. si prepara a inaugurare due nuovi stabilimenti in Arizona e Elon Musk Faucets Intel per i suoi ambiziosi progetti di chip personalizzati.

“Può emergere molto rapidamente come un collo di bottiglia se le persone non effettuano investimenti CapEx in modo proattivo per tenere conto dell’aumento della produzione industriale che arriverà nei prossimi due anni”, ha affermato John VerWey del Heart for Safety and Rising Expertise della Georgetown College.

In una rara intervista, Paul Rousseau, responsabile delle soluzioni di imballaggio di TSMC Nord America, ha dichiarato alla CNBC che i numeri “stanno crescendo in modo molto sostanziale”.

Il suo metodo più avanzato attualmente in uso si chiama Chip on Wafer on Substrate, o CoWoS, e Rousseau ha affermato che sta aumentando con uno straordinario tasso di crescita annuale composto dell’80%.

Il gigante dell’intelligenza artificiale Nvidia ha riservato la maggior parte della capacità più avanzata disponibile presso TSMC, che è chief di quantity nel settore degli imballaggi.

Ma Intel è tecnologicamente alla pari con il colosso taiwanese.

Il produttore di chip statunitense ha faticato a consolidare un importante cliente esterno per la sua attività di fabbricazione di chip, ma embrace anche i suoi clienti di imballaggio Amazzonia E Cisco.

Martedì, Musk ha anche contattato Intel per confezionare chip personalizzati per SpaceX, xAI e Tesla nel suo ambizioso stabilimento di Terafab progettato per il Texas.

Intel realizza la maggior parte del confezionamento finale in Vietnam, Malesia e Cina. Parti del packaging più avanzato di Intel vengono realizzate negli stabilimenti statunitensi nel New Mexico, Oregon e in un sito a Chandler, Arizona, dove la CNBC ha fatto un tour a novembre.

Il processo è entrato sotto i riflettori poiché l’intelligenza artificiale spinge le esigenze di densità, prestazioni ed efficienza dei produttori di chip che corrono per realizzare l’{hardware} migliore per i carichi di lavoro di inferenza. Man mano che la densità dei transistor si avvicina ai limiti fisici, nuovi metodi di confezionamento del silicio possono aiutare.

“È davvero la naturale estensione della Legge di Moore nella terza dimensione”, ha detto Rousseau.

Per decenni, i singoli chip, noti come die, sono stati rimossi da un singolo wafer e confezionati in un sistema che si collega a dispositivi come pc, robotic, automobili e telefoni cellulari. Metodi di confezionamento più avanzati sono decollati con l’esplosione della complessità dei chip negli ultimi anni con l’avvento dell’intelligenza artificiale.

Ora, più die come chip logici e memoria a larghezza di banda elevata sono assemblati insieme in un chip più grande, come un’unità di elaborazione grafica o GPU. L’imballaggio avanzato viene utilizzato per collegare insieme tutti questi stampi e consentire loro di comunicare tra loro e con il sistema più ampio.

“Fino a circa 5 o 6 anni fa, nessuno lo faceva”, ha detto l’analista di chip Patrick Moorhead di Moor Insights & Technique, aggiungendo che l’imballaggio period “un ripensamento” che le aziende assegnavano agli ingegneri junior.

“Ora, ovviamente, sappiamo che è importante quanto lo stampo stesso”, ha detto.

Il collo di bottiglia

Nvidia ha riservato la maggioranza della tecnologia CoWoS chief di TSMC e la capacità è così pesantemente prenotata che TSMC lo ha fatto secondo quanto riferito ha esternalizzato alcune fasi a società terze specializzate nelle parti più semplici del processo, come ASE e Amkor.

ASE, la più grande società di assemblaggio e check di semiconduttori in outsourcing al mondo, registra vendite di imballaggi avanzate raddoppio nel 2026. ASE sta costruendo un nuovo grande sito a Taiwan, dove l’anno scorso la controllata SPIL ha anche inaugurato un altro nuovo sito di confezionamento, alla presenza del CEO di Nvidia Jensen Huang.

TSMC sta inoltre ampliando due nuovi impianti di imballaggio a Taiwan, oltre a costruire due impianti di imballaggio in Arizona.

In questo momento, TSMC invia il 100% dei chip a Taiwan per essere confezionati, anche quelli realizzati nel suo impianto avanzato di fabbricazione di chip a Phoenix, in Arizona. TSMC non ha rivelato una tempistica per il completamento dei siti di imballaggio negli Stati Uniti.

“Avere questa capacità proprio accanto allo stabilimento in Arizona renderà i loro clienti molto felici”, ha detto alla CNBC il ricercatore chief nel settore del packaging Jan Vardaman di TechSearch Worldwide.

Questo perché ridurrà i tempi di consegna evitando la necessità di spedirlo avanti e indietro tra l’Asia e gli Stati Uniti, ha aggiunto.

Intel effettua già alcuni imballaggi presso il suo nuovo stabilimento avanzato di produzione di chip 18A in Arizona.

Il produttore di chip statunitense deve ancora assicurarsi un importante cliente esterno per la produzione di chip nel suo stabilimento 18A, ma il capo dei servizi di fonderia Mark Gardner ha dichiarato alla CNBC che la società ha clienti per l’imballaggio dal 2022, tra cui Amazon e Cisco.

Nvidia sta anche cercando di investire in Intel come parte del suo investimento di 5 miliardi di dollari nel produttore di chip, arrivato settimane dopo che il governo degli Stati Uniti aveva investito 8,9 miliardi di dollari nel 2025.

“Le aziende produttrici di chip vogliono dimostrare all’amministrazione americana che faranno affari con Intel, e la strada a minor rischio con Intel è fare packaging”, ha detto Moorhead.

Quando è stato chiesto se Intel potesse trovare un importante cliente produttore di chip attraverso la porta di servizio del packaging avanzato, Gardner ha detto che c’è “una by way of d’uscita in questo senso” con alcuni clienti.

“Ci sono vantaggi nel fatto che tutto sia in un unico posto”, ha detto.

Musk potrebbe essere uno dei primi advert adottare sia la produzione di chip che il packaging presso Intel.

Un’Intelligence Messaggio su LinkedIn martedì ha affermato che la “capacità dell’azienda di progettare, fabbricare e confezionare chip advert altissime prestazioni su larga scala” aiuterebbe Terafab di Musk a raggiungere l’ambizione di produrre 1 terawatt di elaborazione annuale per alimentare l’intelligenza artificiale.

Evoluzione dal 2D al 3D

Molti chip, come le unità di elaborazione centrale, sono realizzati con packaging 2D. Chip più complessi come le GPU necessitano di qualcosa in più, che è il regno del CoWoS di TSMC, una forma di packaging 2.5D.

Per questi chip, uno strato aggiuntivo di cablaggio advert alta densità chiamato interposer aggiunge interconnessioni più strette in modo che la memoria a larghezza di banda elevata possa essere montata direttamente attorno al chip, eliminando di fatto quello che viene spesso definito muro di memoria.

“Non è possibile avere abbastanza memoria nel chip di elaborazione per utilizzarla appieno. Quindi, quando introduciamo CoWoS, siamo in grado di portare la memoria HBM proprio accanto all’elaborazione in modo molto efficiente”, ha affermato Rousseau di TSMC.

TSMC ha aperto la strada alla sua tecnica 2.5D nel 2012 e da allora ha attraversato various iterazioni. TSMC ha affermato che le GPU Blackwell di Nvidia sono il primo prodotto advert essere realizzato con la sua ultima generazione, CoWoS-L.

È quest’ultima capacità che preoccupa tutti perché, secondo quanto riferito, Nvidia ha prenotato la maggior parte.

La tecnologia di packaging chief di Intel è chiamata bridge di interconnessione multi-die incorporato o EMIB. Funziona in modo simile al processo utilizzato da Taiwan Semi, ma con ponti di silicio al posto di un interpositore.

“Incorporando questi piccolissimi pezzi di silicio proprio dove sono necessari”, ha affermato Gardner di Intel, “c’è un vantaggio in termini di costi”.

Tutti i protagonisti stanno anche lavorando su ciò che verrà dopo: il packaging 3D.

Intel chiama il suo metodo Foveros Direct, mentre quello di TSMC si chiama System on Built-in Chips o SoIC.

“Invece di avere i chip uno accanto all’altro, ora li mettiamo uno sopra l’altro”, ha spiegato Rousseau, aggiungendo che “possono davvero comportarsi come se fossero un unico chip e questo fornisce un livello completamente diverso di aumento delle prestazioni”.

Rousseau ha affermato che ci vorranno un paio d’anni prima di vedere i prodotti di packaging TSMC dotati di SoIC.

Nel frattempo, aziende di memorie come Samsung, SK Hynix e Micron dispongono di proprie fabbriche di imballaggio avanzate, dove utilizzano imballaggi 3D per impilare gli stampi nella memoria a larghezza di banda elevata.

Mentre si affrettano a portare i chip sul mercato, i produttori di memoria e chip logici stanno anche cercando di sostituire i bump con pad in rame in un nuovo metodo chiamato bonding ibrido, aumentando il numero di chip che possono essere inseriti in uno stack.

“Invece di un urto, potremmo creare una connessione pad-to-pad, che non è quasi alcuna distanza, e questo ci offre prestazioni di potenza migliori”, ha spiegato Vardaman. “Ci offre anche prestazioni elettriche migliori poiché il percorso più breve è il percorso migliore.”

Guarda: come il packaging avanzato sta facendo avanzare i chip AI nella terza dimensione