È ancora una proposta estremamente impegnativa. “Confezionare non è facile come dire: ‘Voglio produrre 100.000 wafer al mese'”, afferma Jim McGregor, analista di lunga knowledge del settore dei chip e fondatore di Tirias Analysis, riferendosi a un flusso continuo di chip nelle varie fasi della produzione. “Dipende davvero dalla disponibilità di Intel [packaging] i fab possono fare affari. Se li vediamo espandere maggiormente queste operazioni, questo è un indicatore di ciò che hanno fatto.”
Il mese scorso, Anwar Ibrahim, il primo ministro della Malesia, ha rivelato in un put up su Fb che Intel sta espandendo i suoi impianti di produzione di chip in Malesia, istituiti per la prima volta negli anni ’70. Ibrahim ha detto che il capo della Foundry di Intel, Naga Chandrasekaran, ha “descritto i piani per iniziare la prima fase” di espansione, che includerebbe un packaging avanzato.
“Accolgo con favore la decisione di Intel di avviare le operazioni per il complesso entro la high-quality dell’anno”, si legge in una versione tradotta del put up di Ibrahim. Un portavoce di Intel, John Hipsher, ha confermato che sta sviluppando ulteriore capacità di assemblaggio e check di chip a Penang, “in mezzo alla crescente domanda globale di soluzioni di packaging Intel Foundry”.
Negozio di pacchetti
Secondo Chandrasekaran, che ha rilevato le operazioni della Foundry di Intel nel 2025 e ha parlato esclusivamente con WIRED durante la segnalazione di questa storia, il termine stesso “packaging avanzato” non esisteva dieci anni fa.
I chip hanno sempre richiesto una sorta di integrazione di transistor e condensatori, che controllano e immagazzinano energia. Per molto tempo l’industria dei semiconduttori si è concentrata sulla miniaturizzazione, ovvero sulla riduzione delle dimensioni dei componenti sui chip. Quando il mondo ha iniziato a chiedere di più ai suoi pc negli anni 2010, i chip hanno iniziato a diventare ancora più densi di unità di elaborazione, memoria a larghezza di banda elevata e tutte le parti di connessione necessarie. Alla high-quality, i produttori di chip iniziarono advert adottare un approccio system-in-package o package-on-package, in cui più componenti venivano impilati uno sopra l’altro per spremere più potenza e memoria dallo stesso spazio superficiale. Lo stacking 2D ha lasciato il posto allo stacking 3D.
TSMC, il principale produttore mondiale di semiconduttori, ha iniziato a offrire ai clienti tecnologie di packaging come CoWoS (chip su wafer su substrato) e, successivamente, SoIC (sistema su chip integrato). In sostanza, l’concept period che TSMC avrebbe gestito non solo la parte anteriore della produzione dei chip, ovvero la parte dei wafer, ma anche la parte posteriore, dove tutta la tecnologia dei chip sarebbe stata assemblata insieme.
A questo punto Intel aveva ceduto la propria management nella produzione di chip a TSMC, ma ha continuato a investire nel packaging. Nel 2017 ha introdotto un processo chiamato EMIB, o ponte di interconnessione multi-die incorporato, che period unico perché riduceva le connessioni effettive, o ponti, tra i componenti nel pacchetto del chip. Nel 2019 ha introdotto Foveros, un processo avanzato di impilamento delle fustelle. Il successivo progresso nel packaging dell’azienda è stato un passo avanti più grande: EMIB-T.
Annunciato lo scorso maggio, EMIB-T promette di migliorare l’efficienza energetica e l’integrità del segnale tra tutti i componenti sui chip. Un ex dipendente Intel con una conoscenza diretta degli sforzi di confezionamento dell’azienda cube a WIRED che EMIB ed EMIB-T di Intel sono progettati per essere un modo più “chirurgico” di confezionare i chip rispetto all’approccio di TSMC. Come la maggior parte dei progressi dei chip, questo dovrebbe essere più efficiente dal punto di vista energetico, risparmiare spazio e, idealmente, far risparmiare denaro ai clienti nel lungo periodo. L’azienda afferma che EMIB-T verrà lanciato in fabbrica quest’anno.
